Skip to content
Snippets Groups Projects
Commit 9f4efa46 authored by Daniel Newbrook's avatar Daniel Newbrook
Browse files

Fixed nic400_tlx missing microarchitecture

parent 613e4af2
No related branches found
No related tags found
No related merge requests found
......@@ -209,7 +209,208 @@
</Paths>
<VirtualNetworks/>
</Specification>
<Architecture/>
<Architecture>
<NICConfigFile>&lt;?xml version=&quot;1.0&quot; encoding=&quot;iso-8859-1&quot; ?&gt;
&lt;periph&gt;
&lt;product_version_info major_version=&quot;00&quot; minor_revision=&quot;2&quot; major_revision=&quot;1&quot; minor_version=&quot;0&quot; part_quality=&quot;rel&quot; minor_code=&quot;50000&quot; major_group=&quot;bu&quot; product_code=&quot;nic400_tlx&quot;/&gt;
&lt;validator_version_info minor_revision=&quot;1&quot; major_revision=&quot;22&quot; /&gt;
&lt;global&gt;
&lt;qos_status&gt;false&lt;/qos_status&gt;
&lt;buser_width&gt;0&lt;/buser_width&gt;
&lt;hcg_en&gt;false&lt;/hcg_en&gt;
&lt;virtual_networks_status&gt;false&lt;/virtual_networks_status&gt;
&lt;rsb_arch_central_ring&gt;false&lt;/rsb_arch_central_ring&gt;
&lt;thin_links_status&gt;true&lt;/thin_links_status&gt;
&lt;awuser_width&gt;0&lt;/awuser_width&gt;
&lt;license_status&gt;unlicensed_nic&lt;/license_status&gt;
&lt;dpe_status&gt;false&lt;/dpe_status&gt;
&lt;aruser_width&gt;0&lt;/aruser_width&gt;
&lt;cc_type&gt;async&lt;/cc_type&gt;
&lt;pl_id_width&gt;4&lt;/pl_id_width&gt;
&lt;ruser_width&gt;0&lt;/ruser_width&gt;
&lt;wuser_width&gt;0&lt;/wuser_width&gt;
&lt;/global&gt;
&lt;amib&gt;
&lt;master_if_port_name&gt;M1_m_m&lt;/master_if_port_name&gt;
&lt;multi_region&gt;false&lt;/multi_region&gt;
&lt;tide&gt;0&lt;/tide&gt;
&lt;tlx&gt;
&lt;power_domain_crossing&gt;false&lt;/power_domain_crossing&gt;
&lt;fwd_tlx&gt;
&lt;pl_clock_ratio&gt;1&lt;/pl_clock_ratio&gt;
&lt;dll_link_user_def_width&gt;16&lt;/dll_link_user_def_width&gt;
&lt;pl_reg_stages&gt;0&lt;/pl_reg_stages&gt;
&lt;dll_link_width_option&gt;widest_div_4&lt;/dll_link_width_option&gt;
&lt;/fwd_tlx&gt;
&lt;rev_tlx&gt;
&lt;pl_clock_ratio&gt;1&lt;/pl_clock_ratio&gt;
&lt;dll_link_user_def_width&gt;8&lt;/dll_link_user_def_width&gt;
&lt;pl_reg_stages&gt;0&lt;/pl_reg_stages&gt;
&lt;dll_link_width_option&gt;widest_div_4&lt;/dll_link_width_option&gt;
&lt;/rev_tlx&gt;
&lt;tlx_enable&gt;true&lt;/tlx_enable&gt;
&lt;ahb_bridge&gt;false&lt;/ahb_bridge&gt;
&lt;reg&gt;
&lt;type&gt;fifo&lt;/type&gt;
&lt;impl&gt;present&lt;/impl&gt;
&lt;depth&gt;6&lt;/depth&gt;
&lt;name&gt;aw&lt;/name&gt;
&lt;location&gt;boundary&lt;/location&gt;
&lt;/reg&gt;
&lt;reg&gt;
&lt;type&gt;fifo&lt;/type&gt;
&lt;impl&gt;present&lt;/impl&gt;
&lt;depth&gt;6&lt;/depth&gt;
&lt;name&gt;w&lt;/name&gt;
&lt;location&gt;boundary&lt;/location&gt;
&lt;/reg&gt;
&lt;reg&gt;
&lt;type&gt;fifo&lt;/type&gt;
&lt;impl&gt;present&lt;/impl&gt;
&lt;depth&gt;6&lt;/depth&gt;
&lt;name&gt;b&lt;/name&gt;
&lt;location&gt;boundary&lt;/location&gt;
&lt;/reg&gt;
&lt;reg&gt;
&lt;type&gt;fifo&lt;/type&gt;
&lt;impl&gt;present&lt;/impl&gt;
&lt;depth&gt;6&lt;/depth&gt;
&lt;name&gt;ar&lt;/name&gt;
&lt;location&gt;boundary&lt;/location&gt;
&lt;/reg&gt;
&lt;reg&gt;
&lt;type&gt;fifo&lt;/type&gt;
&lt;impl&gt;present&lt;/impl&gt;
&lt;depth&gt;6&lt;/depth&gt;
&lt;name&gt;r&lt;/name&gt;
&lt;location&gt;boundary&lt;/location&gt;
&lt;/reg&gt;
&lt;reg&gt;
&lt;type&gt;fwd&lt;/type&gt;
&lt;impl&gt;absent&lt;/impl&gt;
&lt;name&gt;d&lt;/name&gt;
&lt;location&gt;tlx_fwd&lt;/location&gt;
&lt;/reg&gt;
&lt;reg&gt;
&lt;type&gt;fwd&lt;/type&gt;
&lt;impl&gt;absent&lt;/impl&gt;
&lt;name&gt;d&lt;/name&gt;
&lt;location&gt;tlx_rev&lt;/location&gt;
&lt;/reg&gt;
&lt;/tlx&gt;
&lt;slave_if_data_width&gt;32&lt;/slave_if_data_width&gt;
&lt;multi_ported&gt;false&lt;/multi_ported&gt;
&lt;vn_external&gt;none&lt;/vn_external&gt;
&lt;vid_width&gt;4&lt;/vid_width&gt;
&lt;apb_config&gt;false&lt;/apb_config&gt;
&lt;qv_out&gt;false&lt;/qv_out&gt;
&lt;master_if_addr_width&gt;32&lt;/master_if_addr_width&gt;
&lt;clock_domain_name_slave_if&gt;clk_s&lt;/clock_domain_name_slave_if&gt;
&lt;clock_domain_name_master_if&gt;clk_m&lt;/clock_domain_name_master_if&gt;
&lt;protocol&gt;axi4&lt;/protocol&gt;
&lt;dest_type&gt;peripheral&lt;/dest_type&gt;
&lt;name&gt;M1_m&lt;/name&gt;
&lt;vn_external_bridge&gt;none&lt;/vn_external_bridge&gt;
&lt;trustzone&gt;nsec&lt;/trustzone&gt;
&lt;slave_if_port_name&gt;M1_m_s&lt;/slave_if_port_name&gt;
&lt;clock_boundary&gt;async&lt;/clock_boundary&gt;
&lt;master_if_data_width&gt;32&lt;/master_if_data_width&gt;
&lt;reg&gt;
&lt;type&gt;rev&lt;/type&gt;
&lt;impl&gt;present&lt;/impl&gt;
&lt;name&gt;aw&lt;/name&gt;
&lt;location&gt;slave_port&lt;/location&gt;
&lt;/reg&gt;
&lt;reg&gt;
&lt;type&gt;rev&lt;/type&gt;
&lt;impl&gt;present&lt;/impl&gt;
&lt;name&gt;w&lt;/name&gt;
&lt;location&gt;slave_port&lt;/location&gt;
&lt;/reg&gt;
&lt;reg&gt;
&lt;type&gt;rev&lt;/type&gt;
&lt;impl&gt;present&lt;/impl&gt;
&lt;name&gt;ar&lt;/name&gt;
&lt;location&gt;slave_port&lt;/location&gt;
&lt;/reg&gt;
&lt;reg&gt;
&lt;type&gt;fwd&lt;/type&gt;
&lt;impl&gt;absent&lt;/impl&gt;
&lt;name&gt;b&lt;/name&gt;
&lt;location&gt;slave_port&lt;/location&gt;
&lt;/reg&gt;
&lt;reg&gt;
&lt;type&gt;fwd&lt;/type&gt;
&lt;impl&gt;absent&lt;/impl&gt;
&lt;name&gt;r&lt;/name&gt;
&lt;location&gt;slave_port&lt;/location&gt;
&lt;/reg&gt;
&lt;reg&gt;
&lt;type&gt;fwd&lt;/type&gt;
&lt;impl&gt;absent&lt;/impl&gt;
&lt;name&gt;aw&lt;/name&gt;
&lt;location&gt;master_port&lt;/location&gt;
&lt;/reg&gt;
&lt;reg&gt;
&lt;type&gt;fwd&lt;/type&gt;
&lt;impl&gt;absent&lt;/impl&gt;
&lt;name&gt;w&lt;/name&gt;
&lt;location&gt;master_port&lt;/location&gt;
&lt;/reg&gt;
&lt;reg&gt;
&lt;type&gt;fwd&lt;/type&gt;
&lt;impl&gt;absent&lt;/impl&gt;
&lt;name&gt;ar&lt;/name&gt;
&lt;location&gt;master_port&lt;/location&gt;
&lt;/reg&gt;
&lt;reg&gt;
&lt;type&gt;fwd&lt;/type&gt;
&lt;impl&gt;absent&lt;/impl&gt;
&lt;name&gt;b&lt;/name&gt;
&lt;location&gt;master_port&lt;/location&gt;
&lt;/reg&gt;
&lt;reg&gt;
&lt;type&gt;fwd&lt;/type&gt;
&lt;impl&gt;absent&lt;/impl&gt;
&lt;name&gt;r&lt;/name&gt;
&lt;location&gt;master_port&lt;/location&gt;
&lt;/reg&gt;
&lt;/amib&gt;
&lt;connect&gt;
&lt;ruser&gt;false&lt;/ruser&gt;
&lt;wuser&gt;false&lt;/wuser&gt;
&lt;src&gt;M1_m&lt;/src&gt;
&lt;awuser&gt;false&lt;/awuser&gt;
&lt;out_trans&gt;16&lt;/out_trans&gt;
&lt;dest&gt;external&lt;/dest&gt;
&lt;src_port&gt;M1_m_m&lt;/src_port&gt;
&lt;protocol&gt;axi4&lt;/protocol&gt;
&lt;buser&gt;false&lt;/buser&gt;
&lt;out_reads&gt;16&lt;/out_reads&gt;
&lt;lock&gt;false&lt;/lock&gt;
&lt;out_writes&gt;16&lt;/out_writes&gt;
&lt;dest_port&gt;M1_m_m&lt;/dest_port&gt;
&lt;aruser&gt;false&lt;/aruser&gt;
&lt;/connect&gt;
&lt;connect&gt;
&lt;ruser&gt;false&lt;/ruser&gt;
&lt;wuser&gt;false&lt;/wuser&gt;
&lt;src&gt;external&lt;/src&gt;
&lt;awuser&gt;false&lt;/awuser&gt;
&lt;out_trans&gt;32&lt;/out_trans&gt;
&lt;dest&gt;M1_m&lt;/dest&gt;
&lt;src_port&gt;M1_m_s&lt;/src_port&gt;
&lt;protocol&gt;axi4&lt;/protocol&gt;
&lt;buser&gt;false&lt;/buser&gt;
&lt;out_reads&gt;16&lt;/out_reads&gt;
&lt;lock&gt;false&lt;/lock&gt;
&lt;out_writes&gt;16&lt;/out_writes&gt;
&lt;dest_port&gt;M1_m_s&lt;/dest_port&gt;
&lt;aruser&gt;false&lt;/aruser&gt;
&lt;/connect&gt;
&lt;/periph&gt;
</NICConfigFile>
</Architecture>
<Deliverables>
<IPXACT/>
<RTL/>
......
0% Loading or .
You are about to add 0 people to the discussion. Proceed with caution.
Finish editing this message first!
Please register or to comment