fix UART(2) loopback for uart tests

Cortex-M0/nanosoc/systems/mcu/verilog/tb_nanosoc.v

@@ -240,6 +240,8 @@ reg baud_clk_del;
 //  assign P1[0] = P1[3];  // UART 0 RXD = UART 1 TXD
 //  assign P1[2] = P1[1];  // UART 1 RXD = UART 0 TXD
 
+assign P1[4] = P1[5]; // loopback UART2
+
 wire ft_clk_out = P1[1];
 wire ft_miso_in;
 assign P1[0] = ft_miso_in;